ตัวอย่างระบบแคช: Intrinsity FastMATH Processor

โปรเซสเซอร์ Intrinsity FastMATH เป็นแบบไพพ์ลายน์ 12 สเตท รูป 7.8 แสดง Data Cache ของโปรเซสเซอร์ดังกล่าว ที่ประกอบดัวย 16KB, 4K Words และมี Block ขนาด 16 Words

ในการอ่านข้อมูลจากแคชค่อนข้างตรงไปตรงมา โดยมีขั้นตอนดังต่อไปนี้

1. ส่งแอดเดรสไปยังแคช
2. ถ้ามีสัญญาณ Hit, Word ที่ร้องขอจะอยู่ที่ Data Lines เนื่องจากหนึ่ง Block มี 16 Words จึงต้องใช้ Multiplexer ในการเลือกค่าที่ถูกต้อง
3. ในกรณีที่เกิดการ Miss เราจะส่งแอดเดรสไปยังหน่วยความจำหลัก เมื่อได้ข้อมูลมาจะทำการเขียนลงในแคชและอ่านค่าต่อไป

ในกรณีของ Intrinsity FastMATH รองรับการทำงานทั้ง Write Through และ Write Back ซึ่งขึ้นอยู่กับระบบปฏิบัติการในการเลือก และมี Write Buffer หนึ่งที่

Figure 7.8: Data Cache ของโปรเซสเซอร์ Intrinsity FastMATH